Dentro de dos semanas Intel lanza al mercado sus nuevos procesadores Ivy Bridge de 22 nm, la reducción del proceso de fabricación de la arquitectura actual Sandy Bridge que traerá un menor consumo y algunas características y mejoras en el procesador y los gráficos integrados. Los primeros productos que harán su aparición serán los procesadores mainstream desktop y mobile y luego vendrán las tan esperadas ultrabooks.

Servidores eficientes

Dentro de dos semanas Intel lanza al mercado sus nuevos procesadores Ivy Bridge de 22 nm, la reducción del proceso de fabricación de la arquitectura actual Sandy Bridge que traerá un menor consumo y algunas características y mejoras en el procesador y los gráficos integrados. Los primeros productos que harán su aparición serán los procesadores mainstream desktop y mobile y luego vendrán las tan esperadas ultrabooks.

Pero también habrá partes high end para desktop y las clásicas configuraciones dual socket para servidores y workstations, sin olvidarnos de los equipos quad socket. Entonces, ¿que nos depara el futuro en este apartado? Bien, ese tipo de plataformas llegarán sobre fines del año en curso y hay dos diferencias fundamentales es este aspecto.

La plataforma de doble procesador para el socket LGA2011, el Xeon E5, será de 10 cores y tendrá un cache L3 de 25 MB (incluso ya se hizo mención a 30 MB de cache) y será un update de los Ivy Bridge EP, los cuales traerán además un aumento de velocidad en sus clocks de alrededor de 15% a 20%. El proceso de 22 nm con tri-gate ayudará y mucho al Xeon E5 a resolver los problemas de altos TDP de la generación Sandy Bridge EP actual. Se esperan procesadores de 10 cores a 2.4 GHz y un TDP de solamente 95W TDP, de 10 cores a 3 GHz con 130W de TDP y 10 cores a 3.3 GHz para workstations que terminarán en 150W de TDP.

La solución del problema del TDP permitirá la aparición de procesadores de 8 y 10 cores para el socket LGA2011 basados en el chipset X79, lo que permitirá procesadores como el Core i7-3820 quad core que mejoran la performance sin tocar el consumo.

Una vez más, este es un upgrade del CPU para el mismo chipset y plataforma, que será emparejado con el update del chipset Patsburg C600 que arregla problemas menores como la compatibilidad con discos SAS. De esta manera, la plataforma debería proveer una transición suave de los Sandy Bridge EP de 8 cores a los Ivy Bridge EP de 10 cores.

Con este escenario, el quad socket y superiores de Ivy Bridge EX como  el Xeon E7 llegarán luego. Pero hay un detalle, ¿por qué si hubo un Westmere EX antes no hubo un Sandy Bridge EX? Bien, esto se debe a que los dies de los procesadores multicore requieren velocidades eficientes más que altas. Para avanzar desde el Xeon E7 4870 Westmere EX de 10 cores y mantener el TDP controlado, se requiere si o si el proceso de 22 nm y ese es el motivo por el cual se salteó Sandy Bridge EX y nunca vio la luz.

Si bien la familia de procesadores EX será lanzada muy cerca del lanzamiento de la EP esto se debe a que Ivy Bridge EX será una nueva plataforma, muy similar a Ivy Bridge EP. Se usará el mismo chipset Patsburg con soporte para las mismas memorias DDR3-1600 para servidores.

Ahora bien, las diferencias empiezan en este punto: el quad socket Ivy Bridge EX se espera que tenga 15 o 16 cores para el sistema binario, con un cache por core como Ivy Bridge EP, pero a velocidades más bajas (no más allá de 2.4 GHz) y el mismo clock que el Westmere EX Xeon E7 4870. Los cuatro controladores de memoria usarán la nueva versión de buffer de memoria escalable hasta ocho canales de memoria DDR3-1600 y hasta 1.5 TB por socket, por lo que habrá más canales QPI (3 comparados con los 2 de la plataforma EP y menos que los 4 de la plataforma Westmere EX).

Se contará con 32 vías PCIe 3.0 por cada CPU, lo que es raro ya que es menos que las 40 con las que cuenta EP, pero hay más sockets, pero se podría asumir que son necesarios más links QPI. Pero entonces, estos tres links permitirán solamente cuatro CPU's conectados directamente y agregando a su vez aceleradores del QPI lo que sumaría más latencia. Ya que la misma plataforma se compartirá con las futuras Haswell EX y Broadwell EX también, el número más limitado de canales QPI podría traer en el futuro un cuello de botella en este apartado.

Intel QuickPath Interconnect

Intel QuickPath Interconnect  o QPI, es la arquitectura que permite la comunicación entre múltiples CPU's que permite mantener baja la latencia y aumentar significativamente el ancho de banda para mantener los datos coherentes entre los sockets y el cache en aplicaciones y plataformas que hacen uso de más un socket y comparten la memorias como si se tratara de un único procesador. Para hacer más clara la definición se podría decir que es similar al HyperTransport de AMD, ya que tanto QPI como HyperTransport evolucionaron de la interconexión Alpha EV7 de hace 12 años atrás.

Volviendo a QPI: a diferencia de HyperTransport, Intel no abrió la implementación al mercado para hacerla tan popular, sino que decidió investigar por su cuenta y lo utilizó por primera vez en la interconexión de cores y cache de Nehalem y Westmere. Sandy Bridge y los procesadores Core i7 single socket no usaron más QPI, ¿esto significa que Intel se dio por vencido con esta aproximación? Para nada, de hecho Intel está llevando QPI un paso más allá y de los 6.4 Gbit/s por pin, o 25.6 GByte/s por link bidireccional de 16 bits pasó a los 8 Gbit/s por pin, o 32 GByte/s por link bidireccional de 16 bits en el nuevo Xeon E5 superando incluso a HyperTransport 3.1, que aun corre a la misma velocidad que el QPI original.

Pero eso no es todo, porque Intel planea seguir avanzando y dar u paso más con Haswell EP y Haswell EX: el QPI será de 9.6 Gbit/s por pin, o 38.4 GByte/s por link bidireccional de 16 bits y además habrá más de un CPU conectado a este QPI. Mientras que Haswell EP se espera que tenga 2 links QPI como el Xeon E5 actual, Haswell EX tendrá 3. Esto da como resultado 77 GB/s y 115 GB/s de ancho de banda interprocesador por cada socket respectivamente, algo realmente impresionante. También se incluirán características como Directory Cache que permitirán manejar transacciones mucho más rápido sobre el QPI.

Lo más interesante, es que el MIC o el sucesor de Larrabee correrá sobre este QPI para conectarse con el CPU. Esto quiere decir que tendremos un coprocesador multi teraflop compartiendo la memoria principal con el CPU, llegando por ejemplo a 16 GB o más aun, el mismo ancho de banda que manejan los GPU actuales. De hecho, tener dos links QPI para conectar dos CPU simultáneamente es más rápido que los más de dos teraflops que se usan actualmente.

 En fin, Intel volvió en el tiempo 25 años para retomar su diseño de i386 + i387 (procesador + coprocesador matemático) y le agregó el coprocesamiento SIMD para darle vida a una arquitectura que verá la luz en el 2014.

En resumen, Intel terminará de redondear la plataforma Ivy Bridge dentro de un año aproximadamente, con procesadores dual socket Xeon E5 y quad socket Xeon E7 que compartirán los chips de I/O, velocidades de QPI y velocidades de memoria pero con un número mayor de cores de alta gama por chip y registros de performance muy superiores a los actuales, trayendo al mundo de los servidores una nueva era en el desempeño.

Centerton: Atom llega a los servidores

En el extremo opuesto del mundo de los procesadores para servidores, Intel anunció su primer chip Atom orientado a microservidores. El nuevo procesador tiene como nombre de código Centerton y es un SoC (system on a chip) mucho más eficiente que la generación anterior de chips Atom. El TDP anunciado para Centerton es de solamente 6 watts, que si bien no llega al TDP ultrabajo de los chips Atom para smartphones es un avance realmente excelente con respecto a los 15W que se venían manejando hasta hoy.

Centerton fue anunciado por el vicepresidente de Intel Diane Bryant en el IDF (Intel Developer Forum) en Beijing y será un procesador dual core que estará disponible en la segunda mitad del año.

Sin dudas, es la respuesta lógica de Intel a un mercado en el cual ARM es su principal rival y AMD intenta colarse con la adquisición de SeaMicro. De hecho, Hewlett-Packard ya mencionó que lanzará un servidor basado en procesadores ARM que sería una revolución en la industria. SeaMicro incluso estuvo desarrollando servidores basados en ARM hasta que fue comprada por AMD.

Intel describe a los microservers como un servidor que está emergiendo y está diseñado para datacenters únicos cuya carga de trabajo puede manejarse con servidores de bajo consume y ser más eficientes y robustos.

Pero no solamente Centerton es la apuesta de Intel para el nicho de los microservers, sino que ya están en camino los futuros Xeon basados en Ivy Bridge denominados E3 LV y llegarán al mercado en el segundo trimestre del año, junto con los Sandy Bridge de 15 watts.